0%
文章內容僅供參考，不構成任何投資建議，投資前請務必獨立判斷，並自行承擔投資風險及盈虧。
本文已於 更新
1. 力成營運摘要
- 2026Q3 營運創佳績：力成 2026Q3 合併營收達 253 億元，季增 9.6%，年增 26.9%；毛利率 24.0%，季增 2.2 個百分點；稅後 EPS 為 3.55 元，季增 18.3%，年增 70.7%。單季營收與毛利率均創下歷史新高。
- AI 驅動營運轉型：公司正從傳統記憶體封裝廠轉型為 AI 時代的先進封裝策略夥伴。董事長蔡篤恭指出，自 2027 年起，核心技術與營收成長引擎將逐漸轉向 FOPLP、2.5D/3D 異質整合、共同封裝光學 (CPO) 及高階 Flip Chip BGA。
- 客戶與投資策略重塑：客戶群已從傳統記憶體 IDM 大廠，擴展至雲端服務供應商 (CSP)、一線 IC 設計公司及 AI 晶片製造商。資本支出重心也從傳統封裝轉向台灣的高階先進製程據點，並透過調整中國大陸廠區股權結構來精簡營運。
- 第四季展望樂觀：財務長沈俊宏預期，2026Q4 營收與毛利率將在 Q3 基礎上持續成長。公司目標挑戰 2022 年創下的 834 億元全年營收歷史新高。執行長謝永達表示，第四季半導體產業展望維持樂觀，AI 應用將持續扮演主要成長引擎。
2. 力成主要業務與產品組合
- 核心業務：力成是專業的半導體封裝與測試服務 (OSAT) 廠商，主要業務涵蓋封裝 (Packaging)、系統級封裝 (SiP/Module) 與測試 (Testing)。產品應用於記憶體 (DRAM、NAND Flash) 與邏輯晶片 (Logic)。
- 2026Q3 業務組合 (依服務)：
- 封裝：佔營收 67%
- 測試：佔營收 24%
- SiP/Module：佔營收 9%
- 2026Q3 業務組合 (依產品)：
- 邏輯 (Logic)：佔營收 43%
- NAND Flash：佔營收 28%
- DRAM：佔營收 20%
- SiP/Module：佔營收 9%
- 各產品線表現：
- 記憶體 (DRAM/NAND)：DRAM 訂單能見度高，營收穩定增長；AI 伺服器帶動企業級 SSD (eSSD) 需求強勁，推升 NAND 營收持續成長，eSSD 營收年增率達高雙位數。
- 邏輯 (Logic)：受惠 AI 市場需求增溫，出貨量與營收均呈現季增及年增雙位數成長。
- 子公司表現：
- 超豐 (Greatek)：因客戶需求強勁、產品價格調整及簽訂長期合約 (LTA)，營收 QoQ、YoY 均續增雙位數。
- Tera Probe / Terapower (金兆成)：為滿足客戶強勁的 AI 測試需求，持續投入資本支出，帶動營收 QoQ、YoY 維持高雙位數成長。
3. 力成財務表現
- 2026Q3 主要財務指標：
- 合併營收：253.34 億元，季增 9.6%，年增 26.9%。
- 毛利率：24.0%，較 2026Q2 增加 2.2 個百分點，較 2025Q3 增加 7.9 個百分點。
- 營業利益率：17.7%，較 2026Q2 增加 2.4 個百分點，較 2025Q3 增加 7.4 個百分點。
- 稅後淨利：35.65 億元，季增 25.1%，年增 75.2%。
- 每股盈餘 (EPS)：3.55 元。
- 2026 前三季累計財務指標：
- 合併營收：697.64 億元，年增 30.3%。
- 毛利率：21.9%，較去年同期增加 5.6 個百分點。
- 營業利益率：15.4%，較去年同期增加 5.2 個百分點。
- 稅後淨利：88.02 億元，年增 80.0%。
- 每股盈餘 (EPS)：9.05 元，已超越 2025 全年表現。
- 財務狀況與現金流：截至 2026Q3 底，帳上現金及約當現金達 248 億元。儘管有超過 250 億元的資本支出、50 億元的現金股利發放及 28 億元的庫藏股買回，公司仍維持強勁的自由現金流入。負債比率為 49.7%，財務狀況穩健。每股淨值為 75.99 元。
4. 力成市場與產品發展動態
- 市場趨勢：AI 及雲端基礎建設投資維持強勁，持續支撐半導體及記憶體產業需求。DRAM 及 NAND Flash 市場仍處於需求大於供給的狀態，產品價格趨勢有利於產業營收成長。
- 先進封裝技術進展：
- FOPLP (面板級扇出型封裝)：客戶端產品驗證持續進行，朝 2027 年量產目標穩定推進。因應未來 AI 晶片需求，公司除推進 5 倍光罩尺寸 (reticle size) 以下的應用外，也投入超大尺寸封裝技術研發。
- 高階 FCBGA：2026Q3 成功導入大晶片 (75x78mm) 封裝量產後，2026Q4 將進一步跨入更大尺寸的 78x88mm 封裝領域，將 SoC 晶片與 DRAM 元件整合在單一基板上。此技術突破再次驗證公司在翹曲控制 (warpage control) 及散熱介面材料覆蓋 (TIM coverage) 等關鍵製程能力，並獲得國際級 AI 客戶肯定。
- 價格策略：因應基板 (substrate) 等原物料成本持續上升，公司已適度向客戶反應價格，且多數客戶已接受價格調整。預期價格效益將在第四季逐步顯現，對營收及獲利帶來正面貢獻。
5. 力成營運策略與未來發展
- 長期策略：力成目標從傳統記憶體專業封裝廠 (OSAT) 蛻變為 AI 時代不可或缺的先進封裝策略合作夥伴。未來成長動能將不再單一依賴傳統記憶體景氣循環，而是由記憶體封測、傳統封測及先進封測等三大業務共同驅動。
- 技術競爭力：
- FOPLP 面板尺寸：公司選擇 510x515mm 作為面板尺寸，是基於 2015 年的數據模擬結果，此尺寸在不同 IC 尺寸下的面板使用率最佳，相較於 310x310mm 或 600x600mm 更具成本與產能優勢。
- 研發方向：持續開發更高層數的 RDL (重佈線層)，並將線寬縮小至 1-3 微米以下，以期未來能取代橋接晶片 (bridge die) 的設計，進一步降低 AI 晶片封裝的複雜度與成本。
- 產能與擴廠：目前封裝與測試產能利用率已超過 90%。擴廠計畫按規劃進行，機器設備採購情況已獲改善，不會影響 FOPLP 於 2027 年的量產出貨時程。
6. 力成展望與指引
- 2026Q4 展望：
- 預期營收與毛利率將在 Q3 的基礎上持續增加。
- 記憶體需求維持強勁，產能利用率可望維持高檔。
- 高階封裝業務將延續成長動能，維持穩健向上趨勢。
- 2027 年及未來展望：
- 隨著先進封裝新產品陸續商業化，預期相關業務的營收規模及佔比將長期持續提升。
- 記憶體市場預計仍將維持需求大於供給的態勢。
- 子公司超豐菲律賓廠自 2026Q4 起貢獻營收，並簽訂長期供應合約，有助擴大導線架封裝產能與市佔。
7. 力成 Q&A 重點
Q: 力成如何看待 FOPLP 與 CoWoS 在高階封裝市場的競合關係？是否可能與臺積電合作？與南部同業的競爭實力比較？
A: (董事長 蔡篤恭)
- 臺積電的 CoPoS (Chip on Panel on Substrate) 與力成的 FOPLP 製程相似，主要差異在面板尺寸。力成採用 510x515mm，尺寸較大，理論上產能較大、成本較低，但技術門檻也較高。公司歡迎更多同業加入大尺寸面板級封裝，共同把市場做大。
- 公司不對同業的競爭實力做比較。力成的經營理念是直接與半導體產品或系統公司合作，了解其需求並參與設計，提升附加價值，而非單純成為晶圓廠的封測代工者。但對於和晶圓廠共組供應鏈或策略聯盟的機會，抱持開放且期待的態度。
Q: 目前歸類於先進封裝的業務營收佔比多少？未來動能如何？
A: (執行長 謝永達)
- 若將 Flip Chip BGA、Bumping、FOPLP 及 2.5D/3D 等業務納入計算，營收已佔集團三成以上。
- 展望 2027 年及未來，公司成長將由記憶體封測、傳統封測及先進封測共同驅動，不再單純依賴記憶體景氣循環。預期先進封裝業務的營收佔比將長期持續提升。
Q: 目前邏輯與記憶體封裝的漲價幅度大約是多少？未來漲價動能是否能維持？
A: (執行長 謝永達)
- 由於基板等原物料成本大幅上漲，公司會適時反應成本，並依據市場供需情況議價。
- 針對不同產品、成本結構與市場行情，漲價幅度從個位數到雙位數不等。
Q: 設備交期是否會影響 FOPLP 的量產時程？
A: (董事長 蔡篤恭)
- 設備需求雖仍吃緊，但在供應商協助下，缺機台情況已明顯改善。
- 目前擴廠計畫按進度進行，2027 至 2028 年的產能擴充不會因設備問題而影響 FOPLP 的量產出貨時程。
Q: 面對未來的資本支出，公司是否有私募或發行 ECB 的計畫？
A: (財務長 沈俊宏)
- 公司傳統上依賴銀行借款，但已在評估聯貸案、現金增資、公司債、CB/ECB 或 GDR 等多元籌資工具。
- 2026Q3 底已預先準備好 Q4 所需的大筆資金。未來會視市場時機與條件，選擇最適合的金融工具，屆時會再向外界報告。
Q: 目前產能利用率多少？2027 年在既有產品線的擴產幅度？
A: (執行長 謝永達)
- 目前封裝與測試的產能利用率均超過 90%，預計 Q4 會隨營收增加而繼續上揚。
- 未來除了保留新廠房給高階封裝外，將透過廠區重新佈局 (re-layout)、增加機台及汰換舊機改用高效率設備來提升產能，以滿足客戶需求。
Q: 公司當初選擇 510x515mm 面板尺寸的主要考量是什麼？
A: (董事長 蔡篤恭)
- 此尺寸是基於 2014-2015 年對各種 IC 尺寸進行模擬計算得出的結果，在該尺寸下面板的使用率最高。
- 考量到大尺寸面板在電鍍 (plating) 等化學製程上的技術挑戰，評估後認為 510x515mm 在技術上較易克服，且當時已有基板廠採用此尺寸。
Q: 這次提到的 78x88mm SoC 加 DRAM 封裝，是與 AMD 的架構有關嗎？
A: (執行長 謝永達)
- 此產品是為另一家 AI 公司（CSP 客戶）開發的，與 AMD 的 FOPLP 項目無關。
- 力成在 FCBGA 平台下有多種異質整合方案，包含整合 SoC 與 IO die，或加上被動元件等，並非只有 SoC 加 DRAM 一種。
Q: 目前 FOPLP 的 RDL 層數能力及良率狀況？
A: (董事長 蔡篤恭)
- 目前最普遍 (popular) 的是上三層 (3P3M)、下兩層 (2P2M)，合計 5P5M 的架構，已足夠目前多數晶片廠在 2/2 到 5/5 微米線寬/線距 (line/space) 的設計需求。公司能力可做到更多層。
- 未來的研發目標是挑戰更高層數的 RDL，並將線寬縮小至 1-3 微米以下，以期能取代橋接晶片 (bridge die) 的設計，降低成本與生產難度。
- (註：簡報中未提及 5 倍光罩產品良率從 95% 進一步上升的具體數據)
免責聲明
本報告內容使用 AI 技術根據各家公司法說會之影音內容進行摘要整理。本文件的目標是協助讀者快速理解各公司法說會之重點，包括營運狀況、財務表現及未來展望，內容僅供參考，不構成任何投資建議。
留言
