0%
投資風險提示：瑞峰半導體目前於興櫃市場交易。興櫃股票無每日漲跌幅限制，且成交量通常較小，可能面臨較高的流動性風險與價格波動。此外，興櫃公司之資訊揭露透明度與頻率相較於上市櫃公司略低，投資人於評估其先進封裝與矽光子技術之長線前景時，應審慎評估相關交易風險與資金配置。
核心觀點
- 專注利基差異化市場，避開大廠紅海競爭：公司策略性避開金凸塊（Gold Bump）與覆晶（Flip Chip）等標準化封裝技術競爭，深耕少量多樣的晶圓級封裝利基型市場，可提供線寬、線距 5 微米之 RDL 製程。目前在利基型記憶體 RDL 市場中，全球市佔率達 50% 以上，位居領導地位。
- 結盟光通訊 EMS 龍頭，共同布局 CPO 產品：2026 年引進全球最大光通訊製造商 Fabrinet，成為第三大策略股東（持股 13.35%）。雙方深度技術結盟，由瑞峰負責 PIC 前端金屬凸塊、RDL 製程，共同打造 CPO 技術平台，可直接對接全球客戶。
- 厚銅技術可避免晶片翹曲，卡位次世代 IVR 市場：公司開發多層厚銅 RDL 技術，與 IC 設計大廠合作研發整合型穩壓器（IVR），成功解決厚銅製程引發的晶片翹曲痛點。隨著 AI 資料中心節能供電需求激增，此新產品將成為未來獲利的核心成長動能。
- 獲美國 BIS 白名單認證，迎地緣轉單紅利：公司於 2025 年取得美國商務部工業安全局（BIS）核可之白名單 OSAT 廠；在 16 奈米以下先進晶片出貨管制趨嚴下，公司憑藉地緣優勢，取得全球先進製程客戶的轉單需求。
瑞峰深耕客製化晶圓級 RDL、精密凸塊與次世代先進封裝領域
瑞峰半導體（興櫃：7873）成立於 2016 年，並於 2026 年 5 月興櫃。公司核心業務為晶圓線路重佈（RDL）、銅柱凸塊（Cu Pillar Bump）與無鉛銲料凸塊（Lead-Free Bump）、晶圓級晶粒尺寸封裝（WLCSP）、晶圓正面金屬化與晶背研磨濺鍍（FSM & BGBM）等一站式代工技術服務：
- 晶圓線路重佈（RDL）：在晶圓表面鋪設微細的金屬導線，以改變訊號接點位置，能大幅縮短晶片間的傳輸路徑並降低高頻能耗。瑞峰在線寬/線距 5 微米的重佈線已導入大量
