【關鍵報告】從看懂台積電，到預測台股的 2020 年（上）

台積電 （2330）做為全球最大的晶圓代工廠，市佔率高達 50% 以上，舉凡 Apple、高通、華為、AMD、博通、NVIDIA 等世界級公司都是他的客戶，不但如此，它掌握著將近 500 間公司的訂單，因此對整個半導體業可以說是牽一髮動全身。同時 台積電 也佔了 台股 加權指數近 24% 權重，甚至在 ETF 0050 當中，台積電更是佔了約 40% 的權重，所以有興趣投資 0050 的各位更應該要瞭解。

▼ 富果直送讀者專屬 ▼
用富果直送文內專屬優惠連結「evtbg-ttmar」開通《玉山證券 富果帳戶》即得 108 枚富果幣 + 即時熱力圖、ETF 股價光譜、短長期營收年增率等進階功能「免費永久使用」（1 富果幣 = 新台幣 1 元）
>> 點我開戶即享優惠 <<

今天我們藉由分析台積電就可以了解 2020 年整體半導體產業的展望及加權指數、0050 的走勢。在這個系列我們將會分兩篇文章來深入分析台積電，上篇會聚焦於半導體產業的分析，下篇則藉由廠房、客戶及財務面來分析它的營運展望。

在開始前，你可能會想先看過「用白話文看懂 IC 產業！加碼5G時代的潛力IC封測名單」。

接著看完本篇文章你將會了解：

1. 台積電 的股權結構和經營團隊分析
2. IC 製程中的微影製程（photolithography）是什麼？
   淺談 EUV 在 5 奈米時代後的重要性
3. 如何分析 台積電 的競爭優勢
4. 台積電未來繼續稱霸市場的可能性

台積電（TSMC）由張忠謀先生於 1987 年成立，其總部位於台灣新竹科學園區。主要從事晶圓代工及先進封裝業務，也是目前全球唯一將進入 5nm 量產的廠商。2019 年所代工的產品應用佔比約為 Smart Phone 45%、 HPC 32%、IoT 8%、車用 5%。客戶遍佈北美洲（60%）、中國（20%）及歐亞（20%）等全球各地。

台積電股本大，但股權結構穩定

2019 年底台積電總股本約為 2,590 億元新台幣，股權結構方面，約有 77% 股份集中在外資手上，第一大股東為花旗託管台積電存託憑證專戶（ADR，美國存託憑證，亦即在美國發行的台積電股票，投資人多半為外資）持股 20%，第二大股東為行政院國發基金，持有約 6.4% 股份。另外以持股多寡來看，有 90% 以上的股份都集中在千張以上大戶的手中，由以上資訊可知台積電股權的幾個特色：

1. 外資的動向將主導著台積電股價走勢，因此參考外資券商報告的產業觀點相對重要
2. 可以用前一日 ADR 的股價漲跌作為預測台積電股價走勢的參考
3. 台積電背後有國發、勞退等國家基金在撐腰
4. 股權集中，籌碼穩定，持有 400 張以上大戶持股比超過 92%，且個人持有之比例僅佔 8%。

經營團隊資歷完整

台積電的經營團隊大多都擁有多年的半導體產業相關經驗，多數班底為張忠謀時代即培養多年之老將，董監及經營團隊合計持股比約為 0.4%（已扣除國發基金）。

製程微縮至 10nm 以下技術門檻高，7nm 時代僅剩這三家

在分析台積電的技術之前，先簡單概覽近年全球晶圓代工的產業演進，晶圓製程一路進展到現在的 5nm，幾乎每隔一年就會有新的製程問世，在電晶體成長的數量上基本上符合摩爾定律，而一顆IC的製造先後要經歷複雜的製造過程，製程越微縮（代表在相同面積下可以放入更多的電晶體），所需的研發費用及技術就越高，根據 IBS 數據顯示，研發 7nm 所需的設計成本約為 2.23 億美元，而進入 5nm 製程後因為需要導入 EUV（極紫外線），研發費用倍增到4.36億美元。因此隨著製程的縮小，不能負荷如此龐大支出的廠商也逐一被淘汰，樹立的高度技術及資本進入障礙，到了 7 nm 時代（10nm以下）市場上基本只剩下台積電、三星及 Intel 三位玩家。

製程微縮最直接的好處是帶來效能的提升（因為電晶體數量提升），由於電子產品功能越來越複雜，因此也就需要更先進的製程來降低 Die size（或是在相同的die size下塞入更多的電晶體）、耗電及成本。由於消費性電子產品週期非常快，每年都需要有更新更強的產品問世來爭取消費者的荷包，所以哪間晶圓代工廠能有合乎成本及效能的先進製程就能吸引客戶下單。而一個 Node（節點，也就是我們常聽到的 10nm、7nm、5nm）的研發時間大約是 12~16 個月，因此 IC 製造商除了研發能力外，同時也是在和時間戰鬥。例如三星就是因為在 14nm 時輸給台積電，而從那時開始三星就一路在台積電背後追趕，一直到現在的 7nm 也還打不過台積電，同樣的情況在更早的時候發生在聯電身上（28nm），而現在則是換成了Intel在10nm的開發節奏上，被台積電超越。

IC 製程中的微影製程是什麼？曝光顯影和蝕刻有什麼不同？

在複雜的 IC 製程中，「微影」可說是最重要的過程，成本甚至能佔到整個製程的 1/3。微影簡單來說就是讓紫外光透過光罩投射到塗有光阻的矽晶片上，進而將電路圖刻印在上面。如果用洗照片來比喻，微影就是把拍好的「數位影像」（設計好的電路圖）照到「底片」（光罩）上，再洗成「照片」（處理過的矽晶圓）。但不同的是洗一張照片只需要洗一次，但想做出一顆完整的 IC 卻要經歷好幾十次的微影製程。而實際過程也比想像中的複雜很多，以下是大概的流程：

• step 1：預烘和底膠塗覆（Pre-bake and Primer Vapor）：將裸晶清洗乾淨後在表面塗上光阻劑，然後進行脫水烘焙以及塗上底膠來增加黏著性。
• step 2：煎烘（Soft Bake）：把裸晶上不需要的溶劑蒸發掉，使塗上的光阻更薄。
• step 3：對準及曝光（Alignment and Exposure）：將塗有光阻的裸晶對準光罩及微影機後，依照電路圖的設計對光阻劑進行選擇性的照射，使不需要的部分發生化學反應。
• step 4：顯影（Development）：曝光後不需要的部分會被顯影液溶解，剩下來的就是需要的電路圖形。
• step 5：堅膜（Hard bake)：利用高溫提高剩餘光阻的抗蝕力以及對裸晶的附著力。
• step 6：蝕刻（Etching）：蝕刻可分為濕式或乾式，一個是利用化學藥劑將沒有被光阻保護到的地方侵蝕掉，而乾式則是結合化學及物理的方式對矽晶圓蝕刻，完畢後就能呈現微影製程想達成的結構。
• step 7：去除光阻：利用有機溶液將殘留在晶圓上的光阻去除，除掉後就是最終的成品。

到這邊一次的微影步驟就完成了，而通常一顆 IC 依設計的不同，會需要多組的光罩，進行多次的微影，才能完成最後的複雜結構，而完成的產品還要再經過研磨、測試、切割、封裝後才會是最後我們看到的 IC，但這邊礙於篇幅限制我們就先聚焦在微影上。

看完上述流程後讀者可能會有疑惑，微影中的曝光、顯影兩步驟和蝕刻有什麼差別呢？由下圖可以清楚了解曝光、顯影僅是先侵蝕光阻，並沒有動到底下的矽晶圓，有點類似打草稿的概念（左圖）。而到了蝕刻才會侵蝕沒有光阻保護的矽晶部分，將電路圖實際的刻在晶圓上。而曝光顯影、蝕刻這兩個步驟分別對應的設備就是微影機及蝕刻機。

EUV 微影技術為 5nm 時代後的必備工藝

從製程來看，微影機的結構遠較蝕刻機複雜，下圖就是微影機的原理，一開始將電路圖畫在板子，然後用透鏡把電路的圖案縮小，再照射到塗有微影膠的晶圓上。可以約略想像成相機可以把 508 公尺高的 101 大樓的影像，成影在小小的底片上。

那麼是使用哪一種光來進行微影呢？從 90nm 一直到現在的 7nm 時代，IC 製造廠一直都是使用波長為 193nm 的深紫外光（DUV）來進行微影，但隨著半導體製程的萎縮，DUV 因會發生繞射現象而無法繼續使用。如下圖，當製程越來越小後因為光的物理性質，DUV 隨照射口徑越小就越會產生嚴重的繞射現象，導致電路無法再縮小。因此想刻出間距更小的電路圖就需要換用波長更短的 13.5 nm 的極紫外光（EUV）才有辦法減少繞射。以較白話的例子來說，可以想像成拿麥克筆寫字，隨著字越小，勢必要換成更細的筆才有辦法繼續書寫。而 DUV 和 EUV 就分別代表了麥克筆及細筆。

鷸蚌相爭下，獨佔 EUV 微影機供應的漁翁：ASML

在這邊就不得不提一下 EUV 興起後最大的受益者，也就是全球唯一有辦法量產 EUV 微影機的荷蘭的 ASML（NASDAQ:ASML）。 EUV 由於波長較 DUV 大幅縮小了 14 倍，因此研發難度及製造成本也大大提高，根據 ASML 表示，每台 EUV 微影機有超過 10 萬個零件、3 千條電線、4 萬個螺栓及 2 公里長的零組件，重量高達180 公噸。由於製程如此複雜，一台 EUV 微影機的價格也高達 1.2 億美元，是傳統 DUV 微影機的兩倍，而產量也無法太高，例如 2019 年的 EUV 機台出貨量只有 26 台。

但即便價格昂貴，為了繼續縮小製程 IC 製造商依然爭相花大錢採購，例如台積電在 2019 年就購買了 18 台 EUV 機，而三星也宣布將在 2020 年斥資 33.8 億美元採購 20 台。也正因 EUV 技術如此重要，美國政府甚至禁止 ASML 出貨給正在崛起的中國中芯半導體，其箇中意味值得玩味。

總結來說，可以預見的是由於 EUV 的採用，近幾年晶圓代工商的軍備競賽會越演越烈且產業進入門檻更高，不只目前的台積電、三星和 Intel，甚至中國較大的半導體廠都可能加入，但不管最終是誰獲勝，能肯定的是全球唯一能製造 EUV 機台的「軍火供應商」ASML 定是最大受益者。而 ASML 也有在美國 NASDAQ 掛牌交易，有興趣的投資人不妨可再深入研究。

台積電的製程領先三星、Intel 約一年，未來有望持續稱霸市場

前面提到晶圓代工廠的競爭關鍵為研發速度及量產能力，因此可看到台積電幾乎是每隔1~2年就會有新的 Node （節點）問世，都比前一代的性能更強。這邊先簡單說明一下，雖然 Node 越小就代表電晶體的尺寸越小（例如 5nm 的尺寸比 7nm小），但兩者並非絕對關係，因此在衡量製程效能好壞時最重要的應該是看他的電晶體密度，舉例來說，從下表可知 Intel 的 10nm 和三星、台積電的 7nm 其實電晶體密度是差不多的，因此效能其實也是差不多的，只是在命名時給人一種 Node 越低就越好的錯覺而已。

另一個例子是最近讀者可能有看到一些消息指出三星將放棄 5nm 直攻 3nm，且預計 2021 年就可以量產，但其實估算後就可以發現三星的 3nm 電晶體密度其實和台積電的 5nm 差不多，只是在 Node 命名上的標準不同而已，而台積電的 5nm 將會在 2020Q3 量產，因此整體來看三星還是落後台積電約 1 年的時間。

從量產的時間可以看出台積電目前約領先三星、Intel 約 1 年（或以上）的時間，而 IC 製程一但落後想要再趕上的難度就會比較大，原因是等到三星能量產 7奈米時，台積電已經進入 5 奈米製程了。尤其是進入 5nm 後會開始大量導入 EUV，甚至到了 3nm 後製程會由目前使用的 FinFET 轉向 GAAFET (Gate-all-around FET，性能比 FinFET 更強，但成本也更高、更難製造)或其他可能的solution，因此越往先進製程走所需要的資本支出、研發難度也就越高，不確定性也越大，且同時還要保證研發及量產的速度。

筆者認為相較 Intel 及 Samsung 這種 IDM 廠，專業代工的台積電由於較能將資源集中投入製造技術的研發，故判斷未來半導體產業 將持續往晶圓代工的模式發展，反而傳統 IDM 廠的市佔率會逐步下滑，台積電可望隨整體產業變化而持續成長。

本篇文章我們分析了台積電的股權、經營團隊，並介紹了微影、蝕刻、EUV 等專有名詞，也分析台積電和三星、Intel 的競爭概況及技術優劣，進而得出台積電在未來幾年能持續稱霸晶圓代工產業的結論。下篇筆者將藉由廠房、客戶以及財報分析的方式深入探討 台積電 2020 年的營運概況，並同時對今年 台股 加權指數可能走勢做一個看法。

自我揭露與聲明：

本人/本撰寫相關團體（ 以下簡稱我 ）目前並無持有本文提到之股票的多空方部位，並預計不會在未來 72 小時內建倉。我與本文所提到的公司沒有商業關係，撰寫本文僅為分享，並無收取任何報酬。本文之資訊僅供分析參考，不保證內容之完整性與正確性，也不構成任何買賣有價證券之要約或宣傳。